LAB1_ANALOG¶
一、简介¶
模拟集成电路设计课程的实验，实验内容相对于之后的实验还是比较基础的，主要是通过仿真参数修改绘制mos管的各种特性曲线，目的是通过这次实验熟悉cadence的基本操作环境和仿真的基本步骤，同时对mos管的特性曲线有直观的理解。
二、实验要求¶
本次实验要求通过给定的参数和电路图，step by step地搭建一个简单的MOS管电路模型，并进行一些基础仿真：
1. 分别对pmos与nmos绘制其 Id~Vgs的仿真变化图。
2. 在1.的基础上通过调整不同的Vgs绘制出多条Id~Vds曲线。
3. 绘制Vth随着W和L变化的曲线。
相关参数规定：
1. 管子设置为W=2u，L=1u，Vgs=0~1.8V，Vds=0~1.8V
（实验1中采用Vds=1.8V）
2. 在做Vth曲线时，Vds=1.8V，Vgs=0.9V。W仿真时，设L=1u，W=1u~10u。L仿真时，设 W= 5u，L=180n~5u。
三、实验步骤¶
set & cellview
- 根据给出的实验电路图新建
cellview，设计搭建实验的电路图。 具体的电路将在后面的图1，图2给出。
set
- 对已经设计的好的电路的各项元件的参数进行设置。
- 在设置过程中将后面仿真时要进行的
Vds，Vgs，W，L等参数设置为对应变量，以便于后面进行参数仿真时候的扫描。 - 利用ADE_L仿真设置各项参数的值，设定对应的
output（Ids，Vth），并进行各项参数的仿真：1.在实验1中可以直接利用Parametric进行参数仿真。
2.实验2中Vds可由DC仿真中Sweep Variable中的Design Variable设置变化范围和精度，而另一个参数 Vgs 可由 Parametric Analysis 设置变化范围。
3.在实验3中进行op选项来得到mos管的Vth的时候，要先进行一次DC的空仿才可以选择mos管的op输出。
四、实验结论¶
Conclusion
- 固定Vds，绘制出的Ids~Vgs图像
- 不同Vgs下Ids~Vds图像
- Vth与W,L的图像
仿真结果分析
- 得到的Vgs与Vds曲线与理论值上的一致。对于nmos来说：在Vgs逐渐增大的过程中，首先处于截断scope，此时mos管被关断，Ids=0；在Vgs逐渐大过Vth的时候，mos管工作在饱和区，根据电流公式
I_ds=1/2 C_ox μ_n W/L 〖(V_gs-V_th)〗^2，Ids就随着Vgs的增大不断增大。pmos与nmos的情况相似，只是对应的电流与电压是负值，由Vgs=-1.8v~0v，pmos管从饱和区变到截止。
-
在取不同的Vgs时分别绘制出不同的IdsVds曲线与理论上一致。对于nmos来说：每一条IdsVds曲线，随着Vds不断的增大，nmos管的工作状态在Vds
-
计算C_ox μ_n与C_ox μ_p：
-
取两个点（都位于饱和区）分别带入，可以得到
C_ox μ_n=2.61×〖10〗^(-4) A/V^2，同理可以得到C_ox μ_p=0.41×〖10〗^(-4) A/V^2 -
对于实验得到的Vth~L曲线是由于短沟效应引起的。因此随着L的变小，Vth会变小。但是仿真的曲线正好相反，这是由于在工艺和仿真设计的时候考虑到了这一点，因此在制作的时候会在n型掺杂的附近增大注入p型掺杂，使得附近变为p+来使空间电荷区变窄。因此在本次仿真的时候，当L很小的时候，实际上是从p+反型到n型，需要更大的电压形成沟道，因此随着L减小Vth会变得更大，这种现象被称为“反短沟效应”。 而从曲线还可以看出来，这个曲线中间有一部分显然不平滑，这是因为这是通过仿真做出来的，
cadence在不同的情况下采用了不同的数学模型来拟合，因此可以看到明显的三段分段函数曲线。 -
Vth~W曲线后面Vth随着W变大而变小是因为mos管的窄沟道效应。如上所言，工艺上为了解决这个修正这种效应，也进行了工艺上的修正，从而产生了“反窄沟效应”，使得在W很小的时候，阈值电压随着W增大而增大，从而产生了前面曲线的情况。